SDRAM控制器设计之SDRAM初始化(2) ------- FPGA

mytomorrow

数据手册分析（及时序分析）
9 }7 B. ?8 v; G; E

时钟产生
' f: C2 @' h6 [7 L( m, M! p: P
2 K* U0 ~9 T- L' g% t! E
这里首先看一下时钟的产生
  Y3 m: z$ K; P( i3 b

  b3 k$ j! @5 E+ f5 P+ n! E* {

游客，如果您要查看本帖隐藏内容请回复

3 y. |- b4 F3 }% J$ @/ ]

4 }  g; N( a" T, u9 F# i
+ E0 X) S8 q; K+ z! [1 i# h

* f" u1 r3 N5 i$ |2 z$ S

Demyar

回复看看隐藏内容