本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › 基于PathFinder和拆线-重布的FPGA时序布线算法
返回列表 发新帖
查看: 311|回复: 2
打印 上一主题 下一主题

基于PathFinder和拆线-重布的FPGA时序布线算法

[复制链接]
A-Lin

该用户从未签到
跳转到指定楼层
1#
发表于 2019-6-21 07:00 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
基于PathFinder和拆线-重布的FPGA时序布线算法
9 L: x6 E5 y6 _6 f/ t% ~4 {( q

! q+ s- k3 [3 t6 C' Y为了解决当前FPGA布线算法的绕线问题,进一步减少关键路径的延时,提出一种混合PathFinder和拆线-重布的FPGA时序布线算法.在PathFinder时序算法整体布线布通之后,拆掉一些影响关键路径延时的线网路径,再对这些拆掉的线网
7 O+ {$ ]' T; G( s5 N+ F; s% c
游客，如果您要查看本帖隐藏内容请回复

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
kinidrily

该用户从未签到
2#
发表于 2019-6-21 18:40 | 只看该作者
很棒的资料 值得学习

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

雷北城

该用户从未签到
3#
发表于 2022-1-13 17:22 | 只看该作者
基于PathFinder和拆线-重布的FPGA时序布线算法

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-30 20:02 , Processed in 0.109375 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表