找回密码
 注册
关于网站域名变更的通知
查看: 993|回复: 1
打印 上一主题 下一主题

在下面的verilog中rst应该分配什么引脚???

[复制链接]
  • TA的每日心情

    2019-11-19 15:34
  • 签到天数: 1 天

    [LV.1]初来乍到

    跳转到指定楼层
    1#
    发表于 2019-6-19 15:11 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    module following_led(' T3 }7 i: D$ x/ @, y2 L9 e
    input clk,
    " H- }; `0 A2 [) |input rst,* r. K4 l- ^: _* y
    output [3:0] led2 F" m% Z# s! J5 V5 L- |4 \
    );0 U& J- m* ^# a; e# q4 O
    reg [23 : 0] cnt_reg;
    $ ?: Y9 w$ A7 G  |. r& Freg [ 3 : 0] light_reg;
    ) u5 l; V& |7 w; H# a! _always @ (posedge clk) 8 d0 ~& z% ^5 E/ a8 o( e; @9 m
    begin6 H1 M1 s- O' O
    if (rst)
    2 p( s# v" t6 n6 U  hcnt_reg <= 0; / x2 N( ?7 B1 q
    else( m* V4 Z. O" c% M
    cnt_reg <= + 1;
    9 @! j1 {  L! x9 u8 F# \/ D0 hend& i3 j+ s( J7 d, }8 d5 r
    always @ (posedge clk)
    8 l, c& L- a8 C# Cbegin3 k" q% ?& `) J4 ?, W1 y1 o
    if (rst): K5 v1 H( ]1 @+ R; z+ p
    light_reg <= 4'b0001;
    . q3 L) \0 j( P" Q& ^else if (cnt_reg == 24'hffffff) begin' `  W9 f" n+ z4 a' @9 r4 M2 s/ C
    if (light_reg == 4'b1000)
    % ]: Y7 F3 h3 @! }* a# Zlight_reg <= 4'b0001; / e, w# m- J% }$ m
    else
    $ ?$ F& p9 C2 E" D9 s/ v0 Tlight_reg <= light_reg<< 1;/ T3 V: l" w0 h/ L: |
    end
    4 x! {9 [' w, Y6 z+ I) X0 t8 ?end: }5 |, g* C) a8 ?/ V5 T5 I
    assign led = light_reg;
    1 l) _  Y) Z6 ~& E! ]endmodule: G/ E, {0 d% ^
    我用的是basys3。
    5 O/ `2 ?. A" o& c& Q) M
    3 m2 R, `1 A1 e/ `
    ( P5 R* w0 e/ T" Z0 i7 R

    ) u% |  [, F. i+ n6 X! a2 N
    * c( c* j0 _9 c! n! N+ z

    , S; Z5 C' v$ G4 D! o( E3 ]) L2 E! J' p
    8 I* q+ u& B: x; I) R* s

    该用户从未签到

    2#
    发表于 2019-6-19 17:12 | 只看该作者
    楼主你的问题解决了吗
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-8-5 06:52 , Processed in 0.125000 second(s), 27 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表