FPGA ------- Buffer之IBUFGDS

thinkfunny

IBUFGDS：
  Y9 {) g/ I) T! A# x
! Z4 [3 l( \) |: D9 n# g: L" L差分信号专用输入时钟缓冲器和可选延迟（Differential Signaling Dedicated Input Clock Buffer and Optional Delay）
# ]- z+ m* s: W" N
* ]# h0 X/ c, Y4 Y
+ |! _8 m3 F2 I5 C3 H  W. |这个Buffer需要自己例化来使用。
8 w9 T0 l# `8 ?+ H, p

+ C# }1 t& ^2 _" ^" K. N! w

游客，如果您要查看本帖隐藏内容请回复

4 k) ^5 t" t4 {1 b

2 {- f& F; o2 Y& {( n0 ~

relchhiclty

最近正在找这方面的资料 谢谢楼主分享