基于CPLD/FPGA的AES算法混合流水实现

Taio · 发表于 2019-6-18 10:42

您需要登录才可以下载或查看，没有帐号？注册

x

基于cpld/FPGA的AES算法混合流水实现

在加解密算法的硬件实现中,使用流水线结构可以显著地提高加密解密速度,但是由于这类结构并不适合于大多数的反馈模式,因而此类结构在当前密码学中的应用较少.为此,该文采用一种补偿手段

游客，如果您要查看本帖隐藏内容请回复

fanichicl · 发表于 2019-6-18 17:19

回复看看楼主怎么实现的

Demyar · 发表于 2019-6-18 18:34

看看

雷北城 · 发表于 2021-5-9 15:38

谢谢分享，学习了！

推荐内容 /1

帐号		自动登录	找回密码
密码			注册