本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › 用VHDL语言在CPLD/FPGA上实现浮点运算
返回列表 发新帖
查看: 320|回复: 1
打印 上一主题 下一主题

用VHDL语言在CPLD/FPGA上实现浮点运算

[复制链接]
House

该用户从未签到
跳转到指定楼层
1#
发表于 2019-6-18 07:30 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
用VHDL语言在cpld/FPGA上实现浮点运算
( [* b* r$ H) }2 c6 C- g8 T8 m1 Z

* y( W6 @! q+ i4 G9 ?1 W介绍了用VHDL语言在硬件芯片上实现浮点加/减法、浮点乘法运算的方法,并以ALTEra公司的FLX10K系列产品为硬件平台,以MaxplusⅡ为软件工具,实现了6点实序列浮点加/减法运算和浮点乘法运算.
/ ]: `; J& @0 r! r; ^8 s# C% y
游客，如果您要查看本帖隐藏内容请回复

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
Demyar

该用户从未签到
2#
发表于 2019-6-18 17:16 | 只看该作者
最近正在找这方面的资料  谢谢楼主分享

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-4 22:18 , Processed in 0.109375 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表