一种基于FPGA的并行H.264/AVC编码器架构

Taio · 发表于 2019-6-17 09:00

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

一种基于FPGA的并行H.264/AVC编码器架构1 K8 L) f- Y- m3 Q- @( ?5 ]

为了提高视频在高性能压缩效率和实时编码方面的性能,提出一种新型的并行处理架构。采用现场可编程门阵列(FPGA)实现整个H.264编码系统设计,包括帧内和帧间预测、变换编码等全部编码过程。针对FPGA的低频工作特点采用高度流水线设计、双缓存机制以及多时域工作等优化处理模式,设计一种快速的宏块匹配预测架构,将图像分辨率设置成可调参数,在Xilinx公司的Virtex-6芯片上应用该硬件系统。测试结果证明,该IP系统在保持较好压缩性能的基础上720P的帧率可达每秒34帧。

游客，如果您要查看本帖隐藏内容请回复

yxlk · 发表于 2019-6-17 17:17

回复看看楼主怎么说的

雷北城 · 发表于 2021-12-30 13:10

基于FPGA的并行H.264/AVC编码器架构

帐号		自动登录	找回密码
密码			注册

一种基于FPGA的并行H.264/AVC编码器架构

EDA365欢迎您登录！

推荐内容 /1