本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › FPGA ------- Buffer之BUFGCE_1
返回列表 发新帖
查看: 1012|回复: 2
打印 上一主题 下一主题

FPGA ------- Buffer之BUFGCE_1

[复制链接]
thinkfunny

该用户从未签到
跳转到指定楼层
1#
发表于 2019-6-16 09:00 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
BUFGCE_1

) y$ O" v8 U- W- e- L
与BUFGCE的区别在于时钟使能（CE）为0时，输出状态为1。
" m3 J+ F/ ~; `8 ]9 F

1 G' x& G3 S# o7 J2 l
游客，如果您要查看本帖隐藏内容请回复
! o. x, P7 [0 b

  u, F3 D2 i: v" f' L) U6 n# G" o0 s4 m- }' W, R8 I

9 r3 d2 {- r) p, ?
( Z$ n6 c/ D/ K

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-7 02:24 , Processed in 0.140625 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表