本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › Xilinx-7Series-FPGA高速收发器之TX发送端介绍（2）
返回列表 发新帖
查看: 231|回复: 1
打印 上一主题 下一主题

Xilinx-7Series-FPGA高速收发器之TX发送端介绍（2）

[复制链接]
pulbieup

该用户从未签到
跳转到指定楼层
1#
发表于 2019-6-13 14:18 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
发送端的时钟结构：为了能够更好的理解GTX的发送端如何工作，理解发送端的时钟结构很有必要，图2是发送端的时钟结构图。
, q+ a6 F7 i( X& K8 x0 a% r+ B* v6 {
游客，如果您要查看本帖隐藏内容请回复
! d( z8 x4 s" R9 g1 m6 E7 T) ]$ A

0 `2 _3 O8 y! W, k
) W% F3 E/ F: n, m
5 X& d, C4 v% @4 c! i. c: H/ z/ n" W2 C5 A
2 [8 H  i2 z* x

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
helendcany

该用户从未签到
2#
发表于 2019-6-13 16:00 | 只看该作者
看看楼主说的结构图

下载资料威望不够？点击查看获取威望的N种方法>>
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-5 01:59 , Processed in 0.125000 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表