|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
今天看用选择器实现总线设计的程序中（【 FPGA 】总线实现形式之选择器），选择器控制信号部分用到了抢占式优先级译码器，这里单独把这个抢先式优先级译码器抽出来讲讲看：
0 v6 t5 j: R7 C7 ?1 u D9 h! O6 i' J$ H% n" C
+ L* h6 x3 L8 ^- e高位优先，下面是Verilog HDL代码：
& ~" K1 l" g' F& `% }6 o8 [+ O' M* n7 a5 P2 S
% N1 z e' v7 h- z& D' r% i& M
- s7 M' a2 i; q* [7 m
0 n, V2 d" W" _5 n
) ~) K0 [+ l, _& L s w. p, r$ ?$ c4 z- x. ~
+ G, J+ @( ]6 J9 h7 S4 M/ o
( U y1 ]( {" Y( F. t8 ]! e# H5 K" O2 y2 l& d G
8 ^2 q# o" d! t6 p, L) C
, R- ?1 q' b* I1 M! ~5 |3 k; Q+ A6 p" \8 u$ }, B
|
|
/1 
发表于 2019-6-12 14:29
收藏
淘帖
支持！
反对！