FPGA的调试-内嵌逻辑分析仪(SignalTap)（二）实例（3）

pulbieup

FPGA的调试-内嵌逻辑分析仪(SignalTap)（二）实例（3）

目录

1、简单实例

1.1 新建工程

1.2 配置SignalTapII Logic Analyzer

2 （补充）Signal Tap 标准调试流程

3 （补充）添加节点

2 （补充）Signal Tap 标准调试流程

如图 3.25 所示，虽说这是是官方指定的标准流程，不过笔者还是建议看看就好，千万不要太认真，迷信“标准”这种东西很容易害死人。图 3.25 有一处值得说明的地方是，触发事件发生失败的时候，如果跟着流程游荡，它会要求手动停止分析，如果 Signal Tap显示结果就进行分析，反之就是从设备哪里强制读取结果。

: _7 R$ I5 M+ E; W, E1 n" e

# D% K+ m3 K: i, ]+ b

游客，如果您要查看本帖隐藏内容请回复

" U. k( ^) i5 {" O/ G; v. M

Demyar

谢谢分享