找回密码
 注册
关于网站域名变更的通知
查看: 278|回复: 1
打印 上一主题 下一主题

FPGA的调试-内嵌逻辑分析仪(SignalTap)(二)实例(1)

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-6-12 13:52 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
FPGA的调试-内嵌逻辑分析仪(SignalTap)(二)实例1
, B1 x5 N. f1 {% X( G2 M
目录
1、简单实例
1.1 新建工程
1.2 配置SignalTapII Logic Analyzer
2 (补充)Signal Tap 标准调试流程
3 (补充)添加节点
- N' |6 X7 `# P. s4 t$ u

6 }9 G# z" h, i* L1 I0 X0 V" K% h1 `( _- ~% L" @, y( |: O
! e* f5 U# C, h% n
. l+ J$ d" ]4 q" s7 p7 i% E+ \( N

( d8 I( A3 R0 P) q3 v1 a3 h
1、简单实例
1.1 新建工程
首先新建一个工程,然后添加文件,文件内容如下:
4 T3 x* r% r* X! ~
% R- o4 b/ a( w' J
0 P1 ^" S9 H7 K
游客,如果您要查看本帖隐藏内容请回复

9 Z6 K* f& l7 |# Y% ?

该用户从未签到

2#
发表于 2019-6-12 16:25 | 只看该作者
看看楼主说的案例
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-4 17:51 , Processed in 0.109375 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表