FPGA的调试-内嵌逻辑分析仪(SignalTap)（一）原理（2）

pulbieup

FPGA的调试-内嵌逻辑分析仪(SignalTap)（一）原理（2）

目录

1、相关理论知识

1.1内嵌逻辑分析仪

1.2 SignalTap

1.2.1 SignalTap的界面

1.2.2 SignalTap的演示

1.2.3 SignalTap的基本触发模式

1.2.4 SignalTap的Advanced Trigger模式

1.2.5 SignalTap基于状态触发的触发模式

1.2.3 SignalTap的基本触发模式

　　当启动逻辑分析仪后，SignalTAP会对被监视的信号进行不断的采样，一直到某个条件满足后停止，这个条件就是触发条件。在基本模式下，触发条件被设定为当前信号的逻辑组合。当逻辑组合满足某个值后，触发条件将被满足，数据将被采样保存并上传到PC。

　　下图是SignalTAP的基本触发模式示意图。

* H) e3 Z+ u% ?! D

游客，如果您要查看本帖隐藏内容请回复

2 ^7 i8 c- c3 o4 ?% i& u  Z0 J

- w4 k- W) G. ?* p$ _% u$ H( j

gaoxings

发帖是心得 回帖是美德