EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
关于电源设计——你必须知道的电源技巧
7 y7 P V) J5 f* \2 T M
& Y8 b" b9 o ?5 P) ]( W' `在您的电源中很容易找到作为寄生元件的100fF电容器。您必须明白,只有处理好它们才能获得符合EMI标准的电源。
4 C P) J* j: s, f; j8 L7 J1 h
2 M( }: q2 h: X' ?从开关节点到输入引线的少量寄生电容(100毫微微法拉)会让您无法满足电磁干扰(EMI)需求。那100fF电容器是什么样子的呢?在Digi-Key中,这种电容器不多。即使有,它们也会因寄生问题而提供宽泛的容差。* r1 N2 @1 M- J3 @' ^+ g/ N
( I1 t5 U* O* S9 f9 f不过,在您的电源中很容易找到作为寄生元件的100fF电容器。只有处理好它们才能获得符合EMI标准的电源。9 B; @3 H+ l0 O( f1 G
1 Z+ [* d' v! G9 G: \" M8 m
图1是这些非计划中电容的一个实例。图中的右侧是一个垂直安装的FET,所带的开关节点与钳位电路延伸至了图片的顶部。输入连接从左侧进入,到达距漏极连接1cm以内的位置。这就是故障点,在这里FET的开关电压波形可以绕过EMI滤波器耦合至输入。& o& u4 q) s; u& B" r
( G. O# R7 Q- B
![]()
. S- f8 r; z; h+ }# _: t1 D
# ]2 D j* E; n9 @: Q$ S+ C图1. 开关节点与输入连接临近,会降低EMI性能 # I1 _" Z9 S* i/ ^) L* Q( U
# H0 j+ J; V0 w* y& @& y注意,漏极连接与输入引线之间有一些由输入电容器提供的屏蔽。该电容器的外壳连接至主接地,可为共模电流提供返回主接地的路径。如图2所示,这个微小的电容会导致电源EMI签名超出规范要求。 # L1 i" K" ]7 u+ @1 N7 |
$ {. h1 V& L3 O
: y1 s7 R) o- K' l9 ^图2. 寄生漏极电容导致超出规范要求的EMI性能
* |; p! R6 C2 A" C6 f4 Z这是一条令人关注的曲线,因为它反映出了几个问题:明显超出了规范要求的较低频率辐射、共模问题通常很明显的1MHz至2MHz组件,以及较高频率组件的衰减正弦(x)/x分布。# J. e3 |& F, f1 R% ~6 r
# ]7 J0 r) t4 T3 ?需要采取措施让辐射不超出规范。我们利用通用电容公式将其降低了:
$ T6 V; M; O: h1 R0 c8 m+ I6 ?1 p0 w; s z' ^" M- a* ^) x+ `
C = ε ˙ A/d
+ X! b3 n9 D- V4 }* _, q, ]& ~8 c8 Y1 u s+ i
我们无法改变电容率(ε),而且面积(A)也已经是最小的了。不过,我们可以改变间距(d)。如图3所示,我们将组件与输入的距离延长了3倍。最后,我们采用较大接地层增加了屏蔽。 \" v% w4 W1 m- h$ [* n
; w% T9 Z$ c& U8 s" W T' h* \" _
! {6 A" z5 u3 U& _
; v' s; i# k. j2 K( O) d图3. 这个修改后的布局不仅可增加间距,而且还可带来屏蔽性能
o7 a9 ?( y$ I2 q( X7 j7 P1 l. C' ?. m6 p5 H( a. v
图4是修改后的效果图。我们在故障点位置为EMI规范获得了大约6dB的裕量。此外,我们还显著减少了总体EMI签名。所有这些改善都仅仅是因为布局的调整,并未改变电路。如果您的电路具有高电压开关并使用了屏蔽距离,您需要非常小心地对其进行控制。7 W. I) h0 i/ F" D$ {
! x; y( W1 q0 \# x : { X2 r$ l* p' X) N1 k1 M- G
8 I# w8 Q. H0 q$ E% |" s' C
图4. EMI性能通过屏蔽及增加的间距得到了改善
# L* |) R$ d9 r" h6 n" X3 \' b" u$ u
# h/ Q' `; P5 S: ?9 G% G. L总之,来自离线开关电源开关节点的100fF电容会导致超出规范要求的EMI签名。这种电容量只需寄生元件便可轻松实现,例如对漏极连接进行路由,使其靠近输入引线。通常可通过改善间距或屏蔽来解决该问题。要想获得更大衰减,需要增加滤波或减缓电路波形。
' Q d$ T2 t9 ?$ P* M4 G
+ t( c( o" p) o, L5 G1 Z$ R+ E
8 w$ z/ x( d) \1 c; T |