找回密码
 注册
关于网站域名变更的通知
查看: 315|回复: 1
打印 上一主题 下一主题

FPGA ------- Verilog 语法点使用

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-6-11 15:39 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
参考于夏玉文老师的《Verilog数字电路设计系统教程》. h" W, W2 E, i4 m  B8 @
0 @" G; a. t  i3 e
. L  B+ i( C$ _* G% a* p& u- x3 N
目录
9 ?5 ]2 o2 {) y1 a* R
$ l( o; L8 _; X$ z2 [
' r: k; a+ }7 y7 L1 Z7 ?: _9 `
1,`define--宏定义
7 {! e+ k; B' f$ B& K9 V1 i% }" S% f: t, X6 {( b  \
5 k3 s0 r4 p/ E, ^8 F- w9 P$ g+ q
2,数组( ]) Y3 q: o' V+ F5 W( H+ V

$ N( M3 d8 W  R7 m6 X! m+ ]
( P3 j9 I% {7 a0 [- j  e2 S

0 q4 m2 C) s9 p: I  W

- U" y: R) J) n0 d8 y: w5 p" }3 H3 A4 |: T/ L  Z
2 s# e, I1 D+ r' o: g. P

$ F. p/ g1 G2 `
' ]9 P, x3 c! d5 q
1,`define--宏定义1 E9 `( b* A! A
: u" {0 d. Q# }) c+ I% L, K. V6 ~
- x- B! p  {) U+ n: w
1,定义方法) I! j; C$ C& C5 ], n0 I

- r, i4 `8 k! s: P) N
: w- L+ Q  w( t3 t/ U

, I$ H0 _( ?) J. v4 Y3 N6 `3 R4 A( ~  B  M

& `$ A% B, M7 J0 o其中`为英文字符字符下的“~”。1 C/ n1 i2 A" s  ?7 r# |

( B" w8 G& Q! A, S# @

* a& L: ]! P0 }' o$ j5 y5 A7 i) R) h7 p. r3 s/ _7 ]
$ h  a" h- ?: d; q/ j

2 s, x" o' p5 `. Y
9 Q4 \6 c0 n5 G9 P( d. M7 N2 n

: C# O  r' c6 B6 {3 W9 z" r6 B

0 x% _- g" A7 N; E* b
游客,如果您要查看本帖隐藏内容请回复
; _! r( o* X. R' |& I* x

1 y* J7 J- U6 H2 P4 z% X; h  `# `. |3 |6 k: k1 y* t& Z4 E6 e
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-4 11:18 , Processed in 0.125000 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表