找回密码
 注册
关于网站域名变更的通知
查看: 338|回复: 1
打印 上一主题 下一主题

FPGA ------- FIR 滤波器结构和优化之系数填充(Coefficient Padding)

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-6-11 10:52 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
赛灵思官方文档中在讲乘累加器(MAC)(也就是在这篇博文中的乘累加器:【 FPGA 】FIR 滤波器的架构)时,有一段话是对系数填充的简单叙述,当时我没有写进那篇博文中去,我觉得放到那里会让我的博文变得难以理解。, P3 |6 K/ ]- O
9 v- p' ^* {( I& \

( [& w4 T/ u( T
游客,如果您要查看本帖隐藏内容请回复
' Q/ ^/ {4 z: w0 {9 U) N! T. N- Y- Q

- D* A1 i+ u: ?

该用户从未签到

2#
发表于 2019-6-11 17:01 | 只看该作者
发帖是心得 回帖是美德
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-4 19:25 , Processed in 0.109375 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表