找回密码
 注册
关于网站域名变更的通知
查看: 855|回复: 7
打印 上一主题 下一主题

[Cadence Sigrity] DDR3中DM校验码其有效时间判别方式

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-6-10 18:46 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
各位大神,咨询下DDR3中DM校验信号是否与同组数据信号共同判别其有效传输时间?是否也要满足相应建立保持时间?
/ S& p" u9 N7 [) Q1 b. e(最近做的一个项目,DM信号自己仿真时门限余量较小,但厂商的仿真结果中并未仿真DM信号;这个有点不明白)7 H& k  q- g( R9 c

评分

参与人数 1威望 +1 收起 理由
chengyingwudi + 1

查看全部评分

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-31 11:09 , Processed in 0.125000 second(s), 27 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表