Moore 2 型) W V7 S& Z5 A3 Y* M, Z
6 l9 ?/ w5 h: T
. G, ^9 |* S* J7 A
Moore 1 型状态机的缺点是寄存后的输出并不对应于此时的现态，这可能为后续模块的一些处理带来不便和延迟；除此之外，如果不通过输出寄存器输出，组合逻辑中存在着竞争，使得输出即使仅为1bit位宽，有可能会发生险象，如果后续模块是对电平敏感的，便会导致错误发生，因此通过对Moore 1型状态机的原理结构框图进行一些简单地修改，可得Moore 2型状态机的原理结构框图，如下图2：8 C# w& J c- j
/1 
发表于 2019-6-10 14:13
收藏
淘帖
支持！
反对！