FPGA的调试-虚拟JTAG(下)

uperrua

FPGA的调试-虚拟JTAG(下)

对于FPGA调试，主要以Intel FPGA为例，在win10 Quartus ii 17.0环境下进行仿真和调试，开发板类型EP4CE15F17。主要包括一下几个部分：

- FPGA的调试-虚拟JTAG（Virtual JTAG）

3 [# L% _6 n! o- x3 |0 w

- FPGA的调试-在线存储器内容编辑工具(In-system Memory Content Editor)

  U( s7 D2 n3 J' {9 d! u

- FPGA的调试-内嵌逻辑分析仪(SignalTap)

7 G8 D+ i$ c, \  }3 w/ q7 P0 G

- FPGA的调试-LogicLock

- FPGA的调试-调试设计的指导原则

上述内容主要参考《通信IC设计》，有兴趣的可以自己购买书籍进行研读。

2 b: R2 g/ C7 P/ ?
" t5 z, t4 L: u9 d7 K
7 M" x- S# I5 e

(2).建立Verilog文件，代码如下。注意例化时的名称

/ C3 z, j) n( c

在这之前需要将上一步制作的IP核添加到工程中，上诉工程结束时，会在工程文件夹下有个与IP名称相关的文件夹，在文件夹下有个synthesis文件夹，里面就是IP核。具体如下

0 V: A6 p0 d4 w% Q1 Q1 w' D

游客，如果您要查看本帖隐藏内容请回复

# y' a9 e$ B+ r; l  c

gaoxings

发帖是心得 回帖是美德

adam1

希望能够帮助

adam1

回复是美德

xiaosenge

谢谢楼主！！！！！！！

gaoxings

看看楼主如何做FPGA调试。

anguchou

:):)

f3114824

多谢楼主分享~~~