EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
并行FIR滤波器设计 ------- FIR数字滤波器的FPGA实现(三)（1）4 }" a& i4 }3 L# Q p
文章目录 & g. O" H, q: {/ X; U# h
0 并行FIR滤波器基本原理 1 基于直接型结构的全并行 FIR 滤波器 2 基于转置型结构的全并行 FIR 滤波器 3 基于脉动结构的全并行 FIR 滤波器 4 系数对称的全并行 FIR 滤波器的设计
% {0 ?. X# a. O' y6 \$ D P# ?; F* W- k; O3 [: `* P3 v. o
0 b& P1 P" V+ j' H: p# l( l+ x2 J
: w" J* k4 y! B6 l) l
# [- F/ p# S8 l9 y6 A& g! V# \, K8 Y3 | s8 q5 {: T
对于FIR滤波器主要涉及到滤波器的设计和滤波器的实现，设计和实现的区别如下图所示： 实现是 forward problem，设计是 inverse problem / \. Z k# ]. l
What are inverse problems? 本文主要涉及到FIR滤波器的实现，在实现的过程中，h[k]都是已知的，而h[k]的求解一般是设计的过程。具体内容包括，FIR滤波器的基本原理，串行FIR滤波器设计（此设计为滤波器实现的“设计”和FIR滤波器的设计不同，自行理会），并行FIR滤波器设计，串并FIR滤波器设计，分布式FIR滤波器设计，快速卷积型 FIR 滤波器、多通道 FIR 滤波器、多频响 FIR 滤波器。对于快速卷积型 FIR 滤波器、多通道 FIR 滤波器、多频响 FIR 滤波器会简单介绍，其中串行、并行、串并、分布式FIR滤波器设计会给出相应源码和仿真模型，如果条件允许会抽出一个源码在FPGA上运行，并进行实验分析。
0 t7 e' E' W/ g" L0 并行FIR滤波器基本原理
5 w2 ?8 r% B3 f 在某些场合， FIR 滤波器的釆样率很高， 实时性很强， 这就要求系统具有很高的处理速度和很大的数据吞吐率， 全并行结构就满足了这一要求。 它使得采样率与系统处理速度相等。 其思想是将一次滤波运算内的乘法同时执行， 最终达到“以资源换速度” 的目的。 全并行结构可采用直接型、 转置型、 脉动方式实现， 本节将重点讨论这几种实现方式。
9 ?% k- p6 Q/ U; f8 u
) H( \% p# `7 u8 |1 N! o( ~- T) a% j" _
) k7 g8 F. Q% b" e% Z$ R3 {
! S, r [3 g! ]. O* t7 z
4 }1 t; N% v5 i8 |! e$ K
* @3 L: c6 a3 G6 N | 
/1 
发表于 2019-6-6 13:32
收藏
淘帖
支持！
反对！