锁相环PLL ------- Xilinx PLL IP核使用方法（下）

uqHZau

锁相环PLL ------- Xilinx PLL IP核使用方法（下）

PLL配置

         如图所示，在弹出的PLL配置页面Page1中，主要设置“Input Clock Information”下的输入时钟频率，这里我们在“Value”下输入“25”MHz。其他的配置通常使用默认即可，大家也可以点击右下角的“Datasheet”查看文档，确认相关设置的具体含义。

         在page2中，如图所示，我们设置CLK_OUT1的输出时钟频率为12.5（单位：MHz），同时勾选CLK_OUT2、CLK_OUT3和CLK_OUT4，并且分别设置它们的频率为25、50和100（MHz）。

1 u0 ~0 {: F- x$ V. O$ r- ?

游客，如果您要查看本帖隐藏内容请回复

, B: L7 O8 W4 I2 Y) r3 ]

% `- a: N( |- o% t7 ~0 O

helendcany

发帖是心得 回帖是美德