找回密码
 注册
关于网站域名变更的通知
查看: 466|回复: 1
打印 上一主题 下一主题

锁相环PLL ------- Xilinx PLL IP核使用方法(上)

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-6-5 14:31 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
锁相环PLL ------- Xilinx PLL IP核使用方法 新建IP核文件
         如图所示,在“Design à Implementation”下的任意空白处单击鼠标右键,弹出菜单中选择“New Source …”。
         在弹出的“New Source Wizard à Select Source Type”下,如图所示,选择文件类型为“IP (CORE Generator & Architecture Wizard)”。“File name”可以给新创建的PLL取个名字,我们命名为“pll_controller”。“Location”即生成的新文件所有相关源文件的存储路径,默认即为当前工程路径下的一个名为“ipcore_dir”的文件夹中,通常我们不需要更改它。点击“Next”继续。
1 Z+ _3 L) t9 i) v  K1 O5 p" \
游客,如果您要查看本帖隐藏内容请回复
" J9 k1 J. i5 c  u* ?6 S1 Q

+ g; K0 x3 s1 a+ k9 S0 X& y

' H  \" j) m, k, f! ]& H
/ L' a2 l7 y' H& X

该用户从未签到

2#
发表于 2019-6-5 16:42 | 只看该作者
感觉又学到了一招啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-4 16:14 , Processed in 0.125000 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表