EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
Quartus 调用PLL IP核仿真（下） 目录 Quartus 调用PLL IP核仿真 生成PLL IP核 编写Test Bench文件
" L& E, M# F) J9 M7 Y, j/ h2 ^* p" F2 L. y+ B
8 O$ Y9 k8 q& `
% C, |: @( g9 L1 W8 P$ s7 T
# H0 ~0 P6 V6 N4 ?, Y: r, Y3 a$ h9 O, Z& s! ]
6 J5 I/ `3 M$ g, [, S H( u3 ]2 H2 P, K9 ~3 P
2 ~+ [( ]( }0 h/ q6 [" r
& |8 T7 k- g# e# }编写Test Bench文件 $ J1 i; w0 p F1 T- M, Y' w3 {
接下来我们开始编写一个简单测试文件。 首先新建一个Verilog HDL Files，取名为my_pll_tb.v。
+ P' A& r3 q& z$ A6 o1 H& m//--------------------------------------- // File: my_pll_tb.v // Author: ZHUO Zengsi // Date: 2016-10-20 // Function: This test bench file is to test the simulation of // PLL IP Core. ) g( z, W! K( t8 t9 m3 @$ j5 [
`timescale 1ns/1ps 8 |3 g4 V1 h4 c W
module my_pll_tb(); 2 K) s7 ] V4 e6 a* o; U! j/ N
; B( Y7 H# I7 G, U: q
" Y0 H4 `( Z* g+ v1 y9 R' Z8 M
1 d) O# ^# s/ ` b P% }' |4 z | 
/1 
发表于 2019-6-5 14:22
收藏
淘帖
支持！
反对！