EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
Quartus 调用PLL IP核仿真 生成PLL IP核 编写Test Bench文件 Quartus 调用PLL IP核仿真 本文简要介绍在Quartus中调用PLL IP核进行仿真。PLL（Phase Lock Loop）是锁相环，简单地说就是能够将一种频率的信号转换为另一种频率的信号。本文主要介绍PLL IP核的产生，Test Bench文件的编写和对IP核的仿真。 运行环境： - Quartus：Quartus Prime Version 16.0.0 in Linux - Simulation: ModleSim-Altera 生成PLL IP核 首先新建一个空的项目，此处较为简单，省略。这里的项目名称为pll_simulation_test，如下图。 2 x0 _- I* }+ ~4 S7 |- U
W/ z0 g2 _6 Z5 K( | Y+ q. G1 y
% r5 a+ {/ w( f; ^) X' V
! U7 J8 J$ D: d2 P5 G) ~% l
4 D( x, x* o) K% H$ H8 h" W/ I4 m7 v
7 j9 c0 m( @1 q/ h9 \
5 [, C& X. C0 n/ e4 o
| 
/1 
发表于 2019-6-5 14:15
收藏
淘帖
支持！
反对！