System Generator从入门到放弃（二）---Digital Filter（3）

pulbieup

System Generator从入门到放弃（二）---Digital Filter（3）

文章目录

System Generator从入门到放弃(二)-Digital Filter

一、Digital Filter

1、简介

2、产生正弦信号

2.1 本部分设计使用到的block

3、数字滤波器的设计

3.1 本部分设计使用到的block

3.2 数字滤波器设计

3.3 FPGA系统配置

3.4 开始仿真

3.5 将设计导出到FPGA

3.6 打开Vivado示例工程

4、FDATool block的使用

5、生成说明文档与testbench

5.1 生成说明文档

5.2 生成testbench

6、资源分析与时序分析

6.1 查看分析结果

6.2 时序分析

6.3 资源分析

6.4 资时序/资源分析失败的说明

3、数字滤波器的设计

3.1 本部分设计使用到的block

Xilinx block

l Digital FIR Filter（->DSP）：数字滤波器

l Gateway In（->Basic Elements）：数据输入

l Gateway Out（->Basic Elements）：数据输出

l System Generator（->Basic Elements）：系统管理

l FDATool（->DSP）：滤波器设计

其它block

l Sin Wave（Simulink->Sources）：生成正弦波

l Add（Simulink->Math Operations）：加法器

l Scope（Simulink->Commonly Used Blocks）：示波器

l Zero-Order Hold（Simulink->Discrete）：零阶保持器

l Spectrum Analyzer（DSP System Toolbox->Sinks）：频谱分析仪

3.2 数字滤波器设计

  我们知道，Simulink中的仿真模型为连续时间系统，数据格式多种多样；而FPGA中为离散时间系统，数据必须用一定的位数进行量化。两者之间必须要进行从连续到离散的转换、数据格式的转换，否则无法进行正确的FPGA设计。Xilinx Blockset中提供了相应的解决方案。

  添加一个Gateway In和一个Gateway Out模块到model中，再添加一个Digital FIR Filter模块。按照加法器输出->Gateway In->Digital FIR Filter->Gateway Out的顺序依次连接。

游客，如果您要查看本帖隐藏内容请回复

( \0 e. f2 L* j; |+ }+ r& x

8 g7 f8 f* I4 ?, w0 ?

fanichicl

谢谢分享