FPGA ------- Xilinx设计约束（XDC）中时钟约束的表示方法之虚拟时钟

uperrua

* r: Y3 h7 G/ t$ }" P2 V0 k- ^% p

FPGA ------- Xilinx设计约束（XDC）中时钟约束的表示方法之虚拟时钟

目录

时钟描述

基本时钟

虚拟时钟

生成时钟

虚拟时钟

昨天博文写到这里就断了，因为傻傻弄不明白虚拟时钟是什么意思？

今天看了博文，恍然大悟。

作者以多时钟同步约束为话题，提到了虚拟时钟，这里借用一下：

6 j6 W- B( `' h, }- I

游客，如果您要查看本帖隐藏内容请回复

' ?. n# k. _! q' J  P3 L9 O

0 w5 d! X/ K$ v' Y# ^: m

helendcany

发帖是心得 回帖是美德