基于FPGA的边沿检测程序

thinkfunny

有一个时钟周期的延时。

module EdgeCheck (
input     clk;
! M4 w7 @* [, W5 p* `# G6 F input     rst_n;
input     Signal;
output     PosEdge;
output     NegEdge;
# V2 t5 v, o% t" F output     BothEdge;
);
+ _% ?; c' R7 b! v8 @* [7 O
6 |+ G" J$ a9 c2 g3 d7 h) o) N

游客，如果您要查看本帖隐藏内容请回复

3 W/ t2 e/ S. I: _0 E6 ^, J; H

wu68aq

thanks for sharing
; C1 R' i9 l! ]4 Y* t4 A6 J0 d

tureno

有详细的原理吗》

brightjeep

基于FPGA的边沿检测程序