FPGA 硬件设计之电源设计

Allevi

FPGA 硬件设计之电源设计

   EP3C80 : BGA封装, 484 PIN  , 内核电压1.2V , PLL电源2.5V, IO 电源3.3V; EP3C80 为主CPU, EP3C80同时外挂ARM7 和DSP . EP3C80 分别以异步总线的方式与ARM7 和DSP连接.
9 Y2 L. z0 i3 L6 {+ v. f: P
8 b+ y9 R& v7 r0 F2 ?5 A! g& p& P  这样一个架构的主板,居然出现一个问题,ARM7 和DSP工作不正常, 时好时坏. 各种各样的异常现象出现. 以前用EP2C35的时候, ARM7和DSP没有出现问题,不知啥原因,现在换FPGA后,出现了这个问题?
: E, O+ c. ~5 ~' y) M5 C
7 b2 z- J. H' o: z) u! S. N( ?  经过各种测试发现, 出现这个问题原来是FPGA局部工作不正常, 导致FPGA和ARM7,DSP工作的通信端口工作不正常.
8 X; _# k! [7 W* s, }& G
  怎样解决这个问题?

  FPGA 上电完成后, ARM7,DSP 都上电完成后,所有程序都初始完成,使用FPGA 硬件配置管脚复位, FPGA重新从配置芯片导程序到FPGA内部,FPGA主程序重新对DSP,ARM7硬件复位管脚复位.
# n& }* E4 B. r5 f
  结果: 问题解决!
: z; ]/ E+ d6 s& {, Q) {0 }0 A
) z' _  G2 F4 ?' O/ F 总结: CYCLONE III  FPGA芯片对 电源上电顺序有严格要求,否则FPGA程序工作不正常!
8 H% h5 t# X4 `. W
. k4 g! \( o: u! c+ K' U& a3 U

helendcany

学习了