|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
7 q# P$ c, p# i
+ A6 B" L; z D/ B* [% [) B
今天尝试使用了Quartus Ⅱ 15.1 的FIFO的IP核。 5 A& I/ ? m2 v# }0 i
——————————————————————————————————————— , P( {/ y: C, ~2 _8 r, L7 t/ L0 r& s
简单介绍一下FIFO。FIFO（First Input First Output），很容易理解，就是先进先出，和数据结构里的队列一样。举一个通俗的例子，在超市买东西，结账的时候，大家都在排队，先排队的人先结账走人，不在这里逗留（这点和RAM不同）。所以FIFO通常是作为数据缓冲结构，一般用于不同时钟域之间的数据传输，比如FIFO一端是采样速率比较慢的接口，另一端是采样速率比较块的接口。也可以用于输入数据和输出数据位宽不同的情况。Ip核的参数配置网上有很多，大家也可以看下《HELLO FPGA》里的详细介绍。 ; {# `( z+ U2 [4 K
C! H! B5 [, _# G _3 C- u# p
|
|
/1 
发表于 2019-5-30 13:22
收藏
淘帖
支持！
反对！