FPGA ------- 时序分析中的基本概念和术语（续篇完）

mytomorrow

FPGA ------- 时序分析中的基本概念和术语（续篇完）

4 Q5 ]- L1 |  a% L+ {

这个笔记记录的是《Vivado入门与提高》课程的关于时序分析的这一节的内容，目的是为了备忘。

其实，以前也有这样的博文了，这里再次记录下是为了加深印象与理解。静态时序分析

' i' P9 _$ \* b2 K6 J: m( I8 y% ]

目录

9 x5 W9 w6 t3 f" _

Launch vs Capture Edges

# ]5 k% F8 s6 P- C* i; ]9 }1 P; Y

Timing Path

Timing Path Sections

  @. M5 y/ U; s

Data Arrival Time

Clock Arrival Time

Data Required Time - Set up

Data Required Time - Hold

Setup Slack

& h4 g; j. T8 ~

Hold Slack

; i' j* U( [8 Q, u1 P3 H/ S. k/ ?; Q

Data Required Time - Set up

游客，如果您要查看本帖隐藏内容请回复

2 E" }8 S+ F4 h- w9 |

helendcany

申请查阅