找回密码
 注册
关于网站域名变更的通知
查看: 298|回复: 1
打印 上一主题 下一主题

FPGA ------- 时序分析中的基本概念和术语

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-5-29 10:58 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
FPGA ------- 时序分析中的基本概念和术语
这个笔记记录的是《Vivado入门与提高》课程的关于时序分析的这一节的内容,目的是为了备忘。
其实,以前也有这样的博文了,这里再次记录下是为了加深印象与理解。静态时序分析
目录
Launch vs Capture Edges
Timing Path
Timing Path Sections
Data Arrival Time
Clock Arrival Time
Data Required Time - Set up
Data Required Time - Hold
Setup Slack
Hold Slack
Launch vs Capture Edges

1 A3 n1 Z. R' o' X, Y0 `
游客,如果您要查看本帖隐藏内容请回复

4 K$ x* Q  `8 }) k: ?
* o) D7 i7 ~( t& M& M! x: m
' D6 Y/ D( I6 x

& Z% @: e2 A- H

+ k) c  a. P; ^3 F2 d2 g

8 p. x4 I7 ^9 q5 d& e/ S

该用户从未签到

2#
发表于 2019-5-29 17:45 | 只看该作者
看看楼主怎么说的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-11 17:25 , Processed in 0.140625 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表