EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
FPGA ------- 时序分析中的基本概念和术语 这个笔记记录的是《Vivado入门与提高》课程的关于时序分析的这一节的内容,目的是为了备忘。 其实,以前也有这样的博文了,这里再次记录下是为了加深印象与理解。静态时序分析 目录 Launch vs Capture Edges Timing Path Timing Path Sections Data Arrival Time Clock Arrival Time Data Required Time - Set up Data Required Time - Hold Setup Slack Hold Slack Launch vs Capture Edges
1 A3 n1 Z. R' o' X, Y0 `
4 K$ x* Q `8 }) k: ?
* o) D7 i7 ~( t& M& M! x: m
' D6 Y/ D( I6 x
& Z% @: e2 A- H
+ k) c a. P; ^3 F2 d2 g
8 p. x4 I7 ^9 q5 d& e/ S |