speed2000 Generator仿真DDR3控制器加载IBIS模型提示无电源端口

wsn2010

各位好，第一次碰到speed2000 Generator仿真DDR3控制器加载IBIS模型提示无电源端口，看了下speed2000没有把该PCB上的CPU控制器的电源脚导入，同项目的内存颗粒无问题。换了另一个板子的CPU与DDR都没问题。

wsn2010

CPU与DDR虽然都是1.5V供电，但是是采用2个不同的电源芯片供电，CPU的电源网络net是1.5V_mcu，DDR的电源网络是1.5V_ddr,speed2000在提取CPU与DDR的模型时，如果把1.5_mcu与1.5V_ddr都改为1.5V 电源net，如1.5V，再提取模型时MCU与DDR都没有问题，但是如果是2个独立的net就有问题。肯定与IBIS模型没关系，因为还没有到加载IBIS模型的步骤，speed2000在仿真时难道需要MCU与DDR的电网的net必须是一个？但有时MCU和DDR会是独立的电源芯片供电，软件难道没有考虑这种情况？

wsn2010

如果cpu与ddr是同一个电源net就没问题，经过几十次试验了，影响后面电源引脚的地方，就是图中的地方，此处选择为DDR颗粒部分的参考电源，如果此时CPU与DDR同一个net就没问题，但是如果是不同的net就会出问题，因为参考的是DDR的电源。难道，还有别的地方设置？其他地方多次试验的没关系

gavin_jin

借宝地提供问题，我这所有都设置完了运行仿真时提示CLOCK P信号：The simulation stopped because V(X_U11.K7, X_U11.K1) has value '-1.95621e+14 V' at time '0 ns'. The amplitude of this signal exceeds the blowup limit '1e+09 V'
是不是因为实际原理图端接到GND的原因？

jackli198323

学习

萧萧雨下

学习下
# u" X: W4 y: e0 O

随风飘远

学习

kevin890505

这个不是颗粒问题，是在定义电源的时候没有定义到DDR系统的电源，比如VCC1V5，这个网络连接到BGA的引脚，系统会自动识别匹配power然后和IBIS模型对应连接，如果没定义，或者定义错了就不行。

wsn2010

虽然控制器和内存都是1.5V，但是是不同的电源网络，比如VCC1V5-CPU,VCC1V5-DDR,设置了ddr的参考电源，能识别到内存颗粒的电源，但识别不到cpu的，如果cpu与内存电源net是同名的话，没问题，又没有方法或思路绕开这个同网络的限制？

wsn2010

麻烦再瞅瞅，谢谢

bingshuihuo

kevin890505 发表于 2019-5-30 20:52
这个不是颗粒问题，是在定义电源的时候没有定义到DDR系统的电源，比如VCC1V5，这个网络连接到BGA的引脚，系 ...

7 K4 Y; T/ K- W3 R, j. k3 m好像有的模型需要自己修改才可以

wsn2010

bingshuihuo 发表于 2019-06-01 17:33:26
[quote]kevin890505 发表于 2019-5-30 20:52
$ J' L2 P0 u6 z) L: i( ]& O% T这个不是颗粒问题，是在定义电源的时候没有定义到DDR系统的电源，比如VCC1V5，这个网络连接到BGA的引脚，系 ...

好像有的模型需要自己修改才可以[/quote]

这个不是模型的事????

kevin890505

wsn2010 发表于 2019-6-1 19:01
& d, H6 ]  ]! T% ?( o0 L( g+ |好像有的模型需要自己修改才可以

$ G- M8 g+ ]& \9 `) C6 i% o% P
这个不是模型的事????[/quote]
, ]/ F9 C/ C8 E7 q, j+ a
不排除，IBIS模型什么千奇百怪错误貌似都可能，如果定义对了没用那可能就是模型调错了，对不上号，或者模型没定义power之类的

suiwinder

整个过程，需要根据教程一步一步的进行设置。看提示，应该是缺少了设置。

wu6886

學習一下

xieda2005

你可以把这两个电源网络合并为一个网络，就如同0欧电阻两端信号处理方式一样，这先要将两个电源变为信号，再进行合并网络
/ E) I1 L  d6 t1 I& v1 p: O% S[img]