Verilog HDL---运算符、赋值语句和块语句

Allevi

Verilog HDL---运算符、赋值语句和块语句

1.运算符

逻辑运算符        &&//逻辑与、||//逻辑或、！//逻辑非；

&&、||为双目运算符，！为单目运算符；

逻辑运算符&&和||的优先级低于关系运算符，！高于算术运算符；

为了提高程序的可读性，明确表达各运算符之间的关系，建议使用括号；

游客，如果您要查看本帖隐藏内容请回复

; A. f3 t) v2 L% }1 _6 C

kinidrily

发帖是心得 回帖是美德