|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
在Verilog设计过程中，仿真的时候需要用一些系统函数，这边笔者整理了部分Verilog设计中常用的系统函数：$display，$fopen，$fscanf，$fwrite（$fdisplay），$fclose，$random，$stop。
5 ]8 X8 { d6 o0 K& m( l
6 k) @4 Q! x7 F$ ^; W3 C. k0 A) i' @; j
4 $fwrite （$fdisplay）& b0 }1 q) E* v2 {3 n) v$ u
Q' {' ` l8 q; Y7 p! K% F* `1 J
" N+ n- k/ ?* Q) x" R
T! \- {* p, J- y5 H0 t% Y$ d/ N% u6 m* J t
! {% z, `7 G5 z+ _7 z- s
; \7 P1 Z1 c, n8 m! ^
+ Y0 _' l( e. u3 F3 ?" ]1 \8 f
3 w5 M$ f( c0 e5 V
% R1 B) p5 W" X1 z$ L* u- J2 V( d& Q# O# J" S4 y/ c
1 @! J1 A2 \+ c+ A4 r: R2 Y
: D9 c6 M. o% m. T1 Q7 Q, q K: w
2 s6 l7 u, f: Z; E
- y" S m% ^, N5 ]9 s: C |
|
/1 
发表于 2019-5-28 13:31
收藏
淘帖
支持！
反对！