找回密码
 注册
关于网站域名变更的通知
查看: 684|回复: 3
打印 上一主题 下一主题

FPGA篇(二)基于FPGA的几种排序算法(下)

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-5-27 15:10 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
此篇文章只有目录的第三、四部分,其余部分请查看(上)篇
: C0 s% @9 t7 u3 `5 M# G5 a; u- d5 }; K
目录, f& _/ F& J" V7 h, ?+ f8 ^/ j2 Z
) }& u1 [. W7 n9 O$ O
1      冒泡法和比较排序法
4 Y% U4 L& R7 W3 _& M, \; Z; k1 |
8 I, N1 J6 h3 M, [1.1        算法原理
6 g: n0 F, e  O3 K( f  q+ O3 }& _+ ]  S% f, B
1.2        仿真结果
+ R( N6 J% [# e: e$ ~9 ]& q( D) X  Y+ y3 |1 H
1.3        算法优缺点, k* Q, x8 x' ~2 B! m  @, c

$ Y" c: G6 z' V; x# g- }* g( c, H2      并行全比较排序法, \1 h/ W* `1 P# {
3 Q8 X2 |( f* D3 [
2.1        算法原理及Verilog实现0 S$ ^: e9 B9 p2 ^9 Y2 V. p: K9 [

. {& g3 T5 o4 T0 w2.2        仿真结果
- A8 t0 W! @* m! K9 w+ N  w: p+ n' v' G. V
2.3    算法优缺点. u7 G% Z$ `6 B% k6 b
  z* G1 ~3 R1 o3 ^( g$ k, n
3      串行全比较排序法
2 e$ O8 u: k) H2 E  B3 q) Z, ~7 ^6 y, A, X: k; A, Y
3.1        算法原理及Verilog实现
# T' v3 K+ `; E5 o( M" y5 M
) B. _1 g+ o3 j4 K3.2       仿真结果0 v0 n/ \0 x" S3 V
/ X; h( o/ K; q6 w5 l% o) l
3.3       算法优缺点
1 W5 R% ~2 z+ w; d4 I" e! O  I4 ?  o2 i/ y% k, {
4      总结
2 H/ V: E" J" I) T  ]
( [% y0 d* |* ]; t$ }' N1 G+ Y* [1 n  A( m, Z
* }' I6 g  o9 s: ]
3      串行全比较排序法6 [9 E" _) `8 p3 G+ |

2 O8 E3 Y/ ^# o3.1        算法原理及Verilog实现! L! P2 r- {" v" F  y
/ \& J7 u/ o* w% q( J; W
        串行全比较排序法在并行全比较排序法做了一些改进,将原来并行全比较排序法的前三个周期由并行转变为串行,但是可以在比较的同时将得分累加,所以串行全比较排序法排序需要的周期是2*m(m个序列)个周期。2 `1 s7 C, @$ j5 I5 Y$ N0 B
. n9 s6 e8 l4 ^% z
游客,如果您要查看本帖隐藏内容请回复
( k6 u0 {( X0 P$ U0 c' r" j
0 E- n1 l+ D! i; H

该用户从未签到

2#
发表于 2019-5-27 16:13 | 只看该作者
学习一下啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-18 09:56 , Processed in 0.125000 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表