FPGA（一） 基于verilog的定点开方运算(1)-逐次逼近算法

thinkfunny

目录

+ h3 D# U: d0 n; G) ~" b
/ f0 B, Y+ X/ v" A0 i- b: V! ^1.逐次逼近算法描述


, m2 O# q8 L4 g9 C8 Y& Z2 B2.Verilog实现


3.Testbench编写





% ]1 s" N  Y9 c
9 w3 [" y' V" S" |0 P( `4 z1.逐次逼近算法描述


        逐次逼近算法流程如图 1所示，首先数据输入data[7:0]，接着设置实验值D_z[3:0]和确定值D_q[3:0]，然后按照从高往低的顺序，依次将每一位置1（如D_z[3]置1），再将实验值平方后与输入数据比较，若实验值的平方大于输入值(D_z^2 > data)，则此位为0（D_q[3]为0），反之（(D_z^2 ≤ data)），此位为1（D_q[3]为1）；以此迭代到最后一位。
8 g# @: `4 C" @
* l  X! Q/ N8 t" F; `- g/ s# I

游客，如果您要查看本帖隐藏内容请回复

9 h, i2 h; U7 K1 a

dqwuf2008

学习一下啊

cc56

ytgfyuygyo8luy