找回密码
 注册
关于网站域名变更的通知
查看: 478|回复: 1
打印 上一主题 下一主题

FPGA-------设计一个通用移位寄存器

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2019-5-23 15:42 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x

+ K. I  {& u. E
FPGA-------设计一个通用移位寄存器
3 t8 I  D% m  f( a3 D8 p3 T* ]

: S8 i8 `  B9 Q7 H通用移位寄存器可以加载并行数据,将其内容向左移位(向高位移)、向右移位(向低位移)或保持原有状态。它可以实现并转串(首先加载并行输入,然后移位)或串转并(首先移位,然后并行输出)。实现这种操作需要两位控制信号ctrl,如下:
0 z7 {; G8 R2 q3 ^/ R- N4 o) C, [2 w2 ?  h' Q+ ?8 s4 S. T
1 B. c1 v8 F4 M
-----------------------------------------
. G7 q: B# G" f0 Q0 [" g3 \/ q5 D9 A! y; |% O% X1 ~2 ^" R, V
`timescale 1ns / 1ps
+ b: l2 h7 M' w: ?3 I6 ?( e1 X$ i
* L: N$ l1 V6 y) a$ k7 e//////////////////////////////////////////////////////////////////////////////////
- y2 C; ^: b  e$ q  x) P  S8 q1 k5 `8 u) c4 {
// Company: - X4 a3 x; _$ R1 W: b; y' {4 O) N
6 J9 L+ B! s7 A# Q6 d1 Z9 e
// Engineer: ) ?( S" C+ t0 Y. u- _, Z' T
8 L! j; a3 J" m/ N
// " s0 @0 Y% k9 }' ^* I
游客,如果您要查看本帖隐藏内容请回复

9 u6 p& t% N2 T$ g% T& \7 r$ z  o
# g% K5 ]" ^+ P; z: f7 U
, @' U$ D- v8 L( i
: W, _6 J0 t( A8 Y4 \

该用户从未签到

2#
发表于 2019-5-23 16:46 | 只看该作者
发帖是心得 回帖是美德
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-3 15:04 , Processed in 0.125000 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表