FPGA设计过了几年后才出现的奇怪问题

cj223356

; @4 K4 a, [' d( J. p7 c( \2 M( K$ ]
6 K. {. V) m3 I# `: l& u/ r2012年的时候用Quartus8.1设计了2C5作为通信主站,当时测试用下来一切正常，然后就在工程上用了这么多年，
$ j( m9 B9 L6 z* O1 M7 ?$ R5 e上周一个工程现场发消息说产品出现通信问题，然后各种硬件软件测试，发现是2C5和CPU有一个信号线，CPU没摸到，所以通信就断了，而且不是所有的从站模块通信都有问题，只集中在其中的一种，而且这种模块也不是都有问题，个别现象。
最后拿Quartus12.0编译了一下再下载，问题就解决了，
0 N9 z* K& n7 a; E: N- k* N% W- P* x+ e总结一下，
旧版本用了5年多，第一次出现类似的问题
$ s) ?0 }" i& @3 n3 n& W不是全部的通信都有问题，只存在于一种从站模块类型的部分模块，
( P- t- |$ _4 T4 x新旧版本设计文件完全一样，旧版本用8.1，新版本用12.0编译，
$ m2 T# T' I% u% u4 L请教大神，到底是什么原因？非常感谢！

relchhiclty

帮顶