FPGA实践（八）PS与PL共享DDR（下）

thinkfunny

本篇只有目录的第四、五部分，其余部分请查看（上）、（中）篇 8 Y0 e: T& ^+ ` FPGA实践（八）PS与PL共享DDR（下） 5 H% X$ \1 ]3 Y1 x6 @; o4 o6 D背景：很多时候需要PS与PL共享DDR作为global memory，例如卷积之中，PS将weight in与feature写入DDR，然后PL调用DDR进行运算，再将结果写入DDR进行下一次迭代。 目的：1.  PS与PL共享DDR，读和写。并且像卷积一样需要三个指针。2.  IPcore设置变量，能通过PS能查看到IPcore运行位置。3. 运用BRAM实现一定的数据搬运。 6 Q: x# r, Y' t6 n' t: z. ]; y 目录 % _' x/ {# s2 _% b' O, Q# X# a) z/ j 一、IPcore编写        1.1 一种错误的接口 ' R+ E* S' Z7 U$ @4 L        1.2 IPcore代码 + t1 N2 J% X0 N7 b0 h7 ?0 y       1.3 位置信息 : ?3 N; l' c% |8 a( U1 I       1.4 接口 0 y' F' k1 R7 `$ g2 F               s_axilite 8 @+ h/ t7 q6 `              m_axi $ I) C, K' `' I- v5 { 二、testBench        2.1 程序编写 + b' o1 }. I, U7 T: A) [ 1 O$ ^& {; p) D2 P9 B$ \       2.2 PS与PL的交互 三、系统搭建与hdf生成 1 N( a# z( t6 \, e7 u 6 ?8 _2 i  P6 s1 k+ ?8 l9 P" G四、SDK   M7 V- w( B! l1 w% J$ A' ?, J 6 Z, U9 R# X% u- K       4.1 用malloc的方式开辟内存 0 T0 m+ G: s8 h . L" N7 D7 p9 x' _: |; u( k. \       4.2 指定指针位置   O4 o+ L3 k) a6 x. I7 A; z, |) C" R五、SoC 5 m  u2 b/ c4 h& P# m- |/ f       5.1 交叉编译 ! ~2 _2 W& t0 T( C " V; Q. I& u, |) v: p! ]       5.2 驱动 % ~: u; P* _- @1 N5 X( j  N0 s 7 o3 c6 k3 f( `7 S7 F       5.3 运行 4 b4 d3 l3 V6 H/ ~1 r- j! M7 D: U

7 v; \; K0 |: ^$ S4 H8 b% q) U0 @

) L1 A4 z; _* P' }( z& T4 N

3 V2 `, I4 l$ H
# ~- Q. B8 Z  }% {+ c# _! b0 K


! ~6 A% e' k- K) J9 F

! ?6 a* E2 a4 O9 K+ u! ^四、SDK

0 U) D5 g# B& _8 R  t  u1 b----------------------------------------------
7 r0 |# L5 l& M- {6 p! S% ]* D
//created by Xing Xiangrui on 2018.12.25

: j; w5 b6 A6 }2 T, Y//This is the SDK code to test share DRAM
+ K/ A. z6 m6 s' b
//Write through PS to DDR

//Run PL : read from DDR to PL and write from PL to DDR

//Then read from DDR to PS

, J: F. U" v) \* t7 u* o( _
, K( V/ d$ G5 S  A8 L& g9 C; J
2 `% r7 q: j( g. @' \- X0 q5 r

游客，如果您要查看本帖隐藏内容请回复

kinidrily

申请查阅