本站微信 收藏本站 设为首页
 找回密码
 注册
关于网站域名变更的通知
EDA365电子论坛网»电子社区 › 研发技术版块 › FPGA|CPLD论坛 › 请教大神， Xilinx 在ISE已完成的工程文件中如何添加IP ...
返回列表 发新帖
查看: 249|回复: 1
打印 上一主题 下一主题

请教大神， Xilinx 在ISE已完成的工程文件中如何添加IP核

[复制链接]
cj223356

该用户从未签到
跳转到指定楼层
1#
发表于 2019-5-22 10:25 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录！

您需要 登录 才可以下载或查看，没有帐号？注册

x
请教大神，
$ A5 s, @  h2 z1 ~0 u( Y1 \4 q2 z已经有一个现成的AD采样模块，现在想添加功能，所以想在源工程中添加一个后续处理IP核，添加之后不知如何处理。非常感谢！  B4 s) |! T0 g: k
+ k/ \5 [" h5 U7 i0 Q0 G
. u% b; ~0 W7 N# e7 \
! K" m7 @% }# j6 w+ A9 D

下载资料威望不够？点击查看获取威望的N种方法>>
回复

举报

EDA365微信号及QQ群号！
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-8-3 12:11 , Processed in 0.125000 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表