FPGA ------- Vivado HLS中的TCL命令接口（脚本语言）（高级综合）

pulbieup

FPGA ------- Vivado HLS中的TCL命令接口（脚本语言）（高级综合）

# Z" e2 f3 \9 F$ |+ |+ t

前言：这个实例源于赛灵思的官方HLS手册——（UG871），展示了如何基于已存在的Vivado HLS工程来创建一个TCL脚本命令和如何应用TCL接口(已存在的工程为"lab1"，使用TCL新建立的工程为“lab2”)，软件版本2013.4和2017.4均亲测有效。

2 b3 _' L! S# @7 W: h: w2 P

一、步骤1：建立TCL文件。

& q$ K1 B4 e" q% g1 F
5 G% A. b5 u- `, x9 x/ b

1、打开Vivado HLS 命令提示符

! Y0 T# M  C: ~  p6 M
. F5 ]+ r& k- {/ ]' H+ ?; z$ j

2、在windows系统中，采用“Start>All Programs>Xilinx Design Tools>Vivado2014.2>Vivado HLS>Vivado HLS 2014.2 ”命令提示符，（可能会存在一个问题，即当命令行窗口的默认路径不是要求的路径。此时，可以手动更改，再开始菜单找到“命令行提示符”右键属性，在“快捷方式”一栏中可以更改初始路径）如下图：

8 _" A4 a4 ~" r4 e2 \/ G' j! @
* b( J3 J3 U( J! q+ q) e

游客，如果您要查看本帖隐藏内容请回复

) B. f( _. |* [! z7 @

7 p' V: S2 H/ A* A

fanichicl

这个看着有点高级啊