大神教你verilog中reg和wire类型的区别和用法

Ferrya

大神教你verilog中reg和wire类型的区别和用法

reg相当于存储单元，wire相当于物理连线

1 _8 E# T7 u$ d7 P: X9 C+ z

Verilog 中变量的物理数据分为线型和寄存器型。这两种类型的变量在定义时要设置位宽，缺省为1位。变量的每一位可以是0，1，X，Z。其中x代表一个未被预置初始状态的变量或者是由于由两个或多个驱动装置试图将之设定为不同的值而引起的冲突型线型变量。z代表高阻状态或浮空量。

线型数据包括wire,wand,wor等几种类型在被一个以上激励源驱动时，不同的线型数据有各自决定其最终值的分辨办法。

两者的区别是：即存器型数据保持最后一次的赋值，而线型数据需要持续的驱动

游客，如果您要查看本帖隐藏内容请回复

" _7 m- U2 H0 O6 s+ L- P# U5 r" X' b

Demyar

看看大神怎么说的