TA的每日心情 | 开心
2019-11-20 15:00 |
|---|
签到天数: 2 天 [LV.1]初来乍到
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
Quartus警告分析 warning（有用） / J$ p1 F4 Y% ?% W
& U8 p( f% m9 C& Q7 q: }/ n% h. A
1.Found clock-sensitive change during active clock edge at time on register ""
8 f. v; P* i- \) M& ]" y- L原因:vector source file中时钟敏感信号(如:数据,允许端,清零,同步加 载等)在时钟的边缘同时变化.而时钟敏感信号是不能在时钟边沿变化的.其后 果为导致结果不正确. ' W7 d0 N! u0 W' J2 w3 ]: B9 B
措施:编辑vector source file
# U$ \" z# _( N3 X) V* @3 w% m4 r! V. M: {4 }
* i' R9 S$ ]1 z! l5 Y1 L4 b5 n4 O/ c" i$ z, X- E" m+ g" e
|
|
/1 
发表于 2019-5-21 13:50
收藏
淘帖
支持！
反对！