|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本篇只有目录的第三、四部分，其余部分请查看（上）、（中）篇3 _! e E) M# E* q- U. x
' |+ h& y/ |$ ]: r( U! R
卷积函数的FPGA实现-------对IPcore进行HLS及RTL输出（下） ' Q+ @4 v+ M" v* h4 \
2 x k9 w! v" O背景：MTCNN的卷积被实现为IPcore3 H# K7 L( ^' A* I8 c _
- E' F1 h4 S3 U" X$ u
目的：HLS通过IPcore，输出RTL' u/ |. b8 n3 i/ d$ d
6 f7 F; Y0 e! O/ ^) u4 k2 g2 V目录# L3 D7 @- v) n" ]% X7 c( ]9 O
) y# I K( T7 I1 s+ U+ r/ f; d
一、删掉一些语句
9 u2 [7 V& l) b0 B& h. d! y4 |' \
二、加回DATAFLOW与UNROLL7 G* T9 Q, p0 l7 z# s$ x+ @3 |
4 y1 c; o0 S0 l3 k 2.1 N_PE=8
: l2 m! d: ^7 w1 d! q% B
; H$ N: Z9 q% `% H 2.2 N_PE=4! }' Y; g) Y2 s# J/ N( B* P- V
9 Y1 \ s/ m" \* q' L3 N3 s! N
三、最终IPcore占用的资源, f9 N* \$ b9 \8 J' J; u3 O
; J' }% h. r+ e; f; i0 B+ l
7z020
8 b8 `9 M! [7 y' x3 i( N: I( [1 |
' u" B: |8 j1 d 7z035ffg676-2
* ]7 r8 I, ], L; p" i" d+ V x
0 Q g8 I: f* r0 }! |7 w4 ]. ~四、输出IPcore为RTL
3 G; [# r1 A4 Z. M" r6 {' ]6 m- s/ K* {) W
4 G$ Z! J" g. I8 p3 U! S
: y& t. {( O" L1 j
$ \3 u, R* N) Y- \) h
# q# E3 A, \$ \: V/ @! S" o p. T6 j+ a5 W& R# a
; ? A6 O, d R% Y* {7 g& q" ] d
$ H$ ?( }! g' ?! Z# v* ]三、最终IPcore占用的资源( D8 Q/ g `8 p* K. w0 p: t$ P
8 b0 ^8 g. T# U3 d4 R7 ?2 }
7z0200 v) q4 a; \- ?- [
' w4 I9 F5 X) B! Q6 r
7020平台上。为尽快输出IPcore，暂时不加TRIPCOUNT指令输出时钟周期，时钟周期后续优化。暂时第一时间将IPcore实现在FPGA之上。% q) J: |6 ^4 ^. {
& E1 I, t2 @% S4 E6 x
. R. ?6 H3 V( N, _8 R& U8 O8 D0 } 8 a# |, Q( m: ^3 N; C+ i& f' A
7z035ffg676-2! ?, v* c0 q, W# ]: B
7 q# q: D% k) [# s e
. H& I5 G( Y' K( O7 T3 ~1 p2 S
|
|
/1 
发表于 2019-5-21 13:38
收藏
淘帖
支持！
反对！