|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
网上说去耦电容的帖子很多,每家的说法都不尽相同。小弟刚入门,看得是一头雾水,甚至把IC去耦和IC电源引脚的去耦是不是同一个意思都搞混了~
9 @, u9 n3 M5 S! S0 \; N9 {4 P, Y u; ?3 v* B z$ j0 B0 L
目前的理解是:从电路来说,总是存在驱动的源和被驱动的负载。如果负载电容比较大,驱动电路要把电容充电、放电,才能完成信号的跳变,在上升沿比较陡峭的时候,电流比较大,这样驱动的电流就会吸收很大的电源电流,由于电路中的电感,电阻(特别是芯片管脚上的电感,会产生反弹),这种电流相对于正常情况来说实际上就是一种噪声,会影响前级的正常工作。这就是耦合。去藕电容就是起到一个电池的作用,满足驱动电路电流的变化,避免相互间的耦合干扰。
+ ]0 \/ y8 y6 X K- I
" u2 ^& W/ l& H; k# P: Y PCL卡工作一般都是采用主板上PCI的时钟吧,PCI最高的工作频率是33MHz。那这个工作频率和去耦电容选择有什么关系呢?有的话,如何去选呢?选多大?选什么类型的电容?
0 m* U* g9 ]" N1 ?6 O$ E8 {+ g# y
8 m' B# k! V9 _7 U+ j- B5 C 还有个数的选择,假设我用的IC有10个电源引脚,那又应该用多少个去耦电容呢?
; R4 W, f# c8 s1 i, D# B0 B4 v0 L/ t" j2 v) W A- X) E8 n, [9 t
请不要简单地说选择几个0.1uF之类的,最好能给个计算过程或者公式什么的。论坛里的新人应该不止我一个,大侠们给我们新人上上课吧!小弟在这里说声“谢谢"! |
|