滑动滤波函数FPGA实用程序

Allevi

滑动滤波函数FPGA实用程序

滑动滤波函数FPGA实用程序，对输入数据进行滑动滤波，可以减少干扰信号带来的影响。本实用程序设计上取4096个点进行滑动滤波，采样周期可以自行设定或修改。程序如下：
library ieee;
& \  I( B# m4 w$ G& r# ouse ieee.std_logic_1164.all;
& `7 O: Y4 ^; [use ieee.std_logic_arith.all;
use ieee.std_logic_signed.all;
entity get_filter is
) `* L( F" a1 _, h5 r# r* f port
   (
9 r  g. q) K& T6 \7 b9 @/ V8 V1 W; Y     clk: in std_logic;
1 n: Q4 B' X! S& [, u4 u     rst: in std_logic;   
1 k) l, m1 g/ Z6 Z: A- W     clk1ms: in std_logic;   
     data: in std_logic_vector(15 downto 0);
     filter_result: out std_logic_vector(15 downto 0)
" D7 P% r( i9 x1 ~7 \   --  get_filter_state:buffer std_logic_vector(3 downto 0)
   );
( K) C/ q, f* U+ W. W) Pend get_filter;
architecture arch_get_filter of get_filter is
: S. G! g7 P$ |, [: L6 d2 h* Xcomponent  altsyncram
4 T, t1 Z+ f4 P3 `+ H generic (
  operation_mode      : string;
  width_a        : natural;
  widthad_a       : natural;
! r! Z. I! ?" J; j6 E) r3 q' x" {  width_b        : natural;
  widthad_b       : natural;
* R3 O7 o, d) P  width_byteena_a      : natural;
  outdata_reg_b      : string;
3 P1 _2 v4 L5 c/ v  address_reg_b      : string;
; `4 s9 j, g( ~' {: l' b1 T: [  rdcontrol_reg_b      : string;
  read_during_write_mode_mixed_ports  : string;
7 u9 ^. F# R! }. Z- F$ A& A/ l" p# |  init_file       : string
);
7 E' ]$ M3 I4 T9 u$ k* o$ c port
7 j" b+ H; x! r" V- l* W  (
   wren_a   : in   std_logic ;
   clock0   : in   std_logic ;
   clock1   : in   std_logic ;
   address_a  : in   std_logic_vector (widthad_a-1 downto 0);
2 Z0 n, n& y; V- X; n   address_b  : in   std_logic_vector (widthad_b-1 downto 0);
   rden_b   : in   std_logic ;
+ Q( }( k9 t2 F  u& Z3 l, n   q_b    : out std_logic_vector (width_b-1 downto 0);
6 \# {* x1 S3 G   data_a   : in   std_logic_vector (width_a-1 downto 0)
1 _% }4 M% K( Z0 f( t: u   );
5 |% i' ^  B/ n end component;
signal sum: std_logic_vector(31 downto 0);
& t. M7 I4 A6 G- i1 E signal get_filter_wraddr: std_logic_vector(11 downto 0);
" p* R, O5 x" |6 g signal get_filter_rdaddr:std_logic_vector(11 downto 0);
signal get_filter_rd,get_filter_wr: std_logic;
signal get_filter_wrdata: std_logic_vector(15 downto 0);
signal get_filter_rddata: std_logic_vector(15 downto 0);
signal get_filter_state: std_logic_vector(3 downto 0);
      begin
( h4 A8 j: E0 ~8 i3 @9 \ -------all rx data  buffer---------------------------------------
. @$ x: G: l0 s( U, Cget_filter_ram : altsyncram
7 ^. R. P( ^* g  M8 t: p generic map
3 r, V* U8 S" F1 l (
  operation_mode       => "dual_port",
  width_a               => 16,
3 i% y+ w' v/ \0 q3 r" e5 e  widthad_a        => 12,
1 \7 n' d3 |9 x4 ~4 g$ h- W  width_b               => 16,
  widthad_b        => 12,
# m1 a) P( i6 ~! B! I; X0 ~  width_byteena_a             => 1,
  outdata_reg_b       => "unregistered",
  address_reg_b       => "clock1",
, A' g, i" N# H: l  rdcontrol_reg_b             => "clock1",
  read_during_write_mode_mixed_ports  => "old_data",
  init_file       =>"E:\JstHvfZkSoft\wavesim\get_pf.mif"
: o- M1 H3 b) d0 x* u )
+ q9 l7 v1 G2 S) `9 z3 b5 ~0 D2 U port map (
  wren_a         => get_filter_wr,      
  clock0         => clk,
  clock1         => clk,         
9 }( S" L$ ?4 D$ _  address_a        => get_filter_wraddr,  
7 k3 c% m* B8 r# ]3 d( J' U  address_b        => get_filter_rdaddr,     
9 i/ n" ^% h! h2 ?% j4 H! g  rden_b         => get_filter_rd,           
  data_a         => get_filter_wrdata,   
, |% o3 j( p1 c' [+ y, A  q_b         => get_filter_rddata            
);
0 c& H& a. a, q' _* \% S2 d7 i process(clk,rst)
begin
( E) Q+ W; m2 i+ m if (rst='0') then
5 ~! ?' Q- z% R0 p5 m, _# U: l      get_filter_wraddr<=(others=>'1');
$ m0 u  J$ x9 Q$ g$ a      get_filter_rdaddr<=(others=>'0');
8 `, @/ l* y, N) }      get_filter_wrdata<=(others=>'0');
# ^) j8 a$ e, ]' G) B* O# m" [      get_filter_rd<='0';
6 ~) N, j9 q$ P8 O  ^9 s! f7 s( F      get_filter_wr<='0';   
      get_filter_state<=(others=>'0');
elsif clk'event and clk='1' then
     if (get_filter_state="0000") then
          sum<=(others=>'0');
' Z$ P) E7 y- q5 I9 x0 ?/ a$ `          get_filter_rd<='1';
4 o( k- H: `6 {% I  m% w          get_filter_rdaddr<=get_filter_rdaddr+'1';
          get_filter_state<="0001";
) Z1 n( v* ^& }8 t0 Z! j     elsif (get_filter_state="0001") then
          get_filter_rdaddr<=get_filter_rdaddr+'1';
          get_filter_state<="0010";   
     elsif (get_filter_state="0010") then
1 o3 M) X" H: G/ t' W( L- Z8 Y; F         get_filter_wr<='1';
' d- o0 K  l: d0 t: j" {) [         get_filter_wraddr<=get_filter_wraddr+'1';
         if (get_filter_rdaddr/=x"fff")then
6 y, U' @  u' ^2 o1 ~: ]0 }         get_filter_rdaddr<=get_filter_rdaddr+'1';
         end if;
9 T* ^+ g- M) I         get_filter_wrdata<=get_filter_rddata;
         sum<=sum+(get_filter_rddata(15)& get_filter_rddata(15)&get_filter_rddata(15)&get_filter_rddata(15)
7 I5 f( T" u, E, f7 J8 X5 h         &get_filter_rddata(15)&get_filter_rddata(15)&get_filter_rddata(15)&get_filter_rddata(15)&get_filter_rddata);
     ---    filter_result<=get_filter_rddata;    -----used in test!
         if (get_filter_wraddr=x"ffd") then
6 `  e% ?" \, P9 O, }# u8 m               get_filter_state<="0011";
               get_filter_rd<='0';
) T* i5 k0 q8 B" ?         end if;
      elsif (get_filter_state="0011") then
# l! b: Z) U# E- C% R         sum<=sum+(data(15)& data(15)&data(15)&data(15)
         &data(15)&data(15)&data(15)&data(15)&data);
     ---    filter_result<=data;                -----used in test!
         get_filter_rdaddr<=(others=>'0');
         get_filter_wraddr<=get_filter_wraddr+'1';
         get_filter_wrdata<=data;   
         get_filter_state<="0100";
         
      elsif (get_filter_state="0100") then
+ C. ?2 {4 V% i- z        filter_result<=sum(27 downto 12);
        -- if (clk1ms='1') then
8 k5 Z' S+ @8 U! g& ^5 m% K             get_filter_state<="0000";
       --  end if;
( P! p0 g/ G" L/ ]8 B. ]      else
            get_filter_state<="0000";
      end if;
      end if;
   end process;
; [4 G6 Z6 g0 r, O   end arch_get_filter;
; d) }' Z, G" B7 f; s$ c* O

帝君

大神啊

雷北城

滑动滤波函数FPGA实用程序