|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
快速了解K4B2G1646F-BYK0; C2 A1 a. `6 V" V. q) A2 l+ f
+ B" e+ @6 N o K4B2G1646F-BYK0组织为16Mbit x16 I / O x8 bank设备。对于一般应用,该同步器件可实现高达1866Mb / sec / pin(DDR3-1866)的高速双倍数据速率传输速率。
% g5 W: A: i7 W6 w2 ^' i 该芯片的设计符合以下关键DDR3 SDRAM特性,例如发布的CAS,可编程CWL,内部(自)校准,使用ODT引脚的裸片终端和异步复位。" m: J4 N- j( n. |2 z
所有控制和地址输入都与一对外部提供的差分时钟同步。输入被锁存在差分时钟的交叉点(CK上升和CK下降)。所有I / O都以源同步方式与一对双向选通(DQS和DQS)同步。地址总线用于以RAS / CAS多路复用方式传送行,列和存储体地址信息。 DDR3器件采用1.35V(1.28V~1.45V)或1.5V(1.425V~1.575V)单电源和1.35V(1.28V~1.45V)或1.5V(1.425V~1.575V)VDDQ工作。K4B2G1646F-BYK0器件提供96球FBGA(x16)。& o, t$ R7 |; T6 b
: e! r2 C; u0 i6 A% g
特征
; M# |! j! L+ i( Q# ^·JEDEC标准1.35V(1.28V~1.45V)和1.5V(1.425V~1.575V)6 h5 v' m+ c% b# y' T) j x
·VDDQ = 1.35V(1.28V~1.45V)和1.5V(1425V~1.575V)
; i% N' J O* D; M·400MHz fCK,800Mb / sec /引脚,533MHz fCK,1066Mb / sec /引脚,( N" g5 R/ @# x% ?/ i6 G; c8 k
667MHz fCK用于1333Mb / sec /引脚,800MHz fCK用于1600Mb / sec /引脚
% e, i8 B6 N# p. @933M HzfCK,1866lvMb / sec /引脚9 {# T$ L8 c, ?. d8 T2 U' Y
·8Banks l8 Q2 T: o' a" L
·可编程CAS晚期(CAS):5,6,7,8,9,10,11,13
1 l1 K6 }& z, Q. p8 F; t+ M·可编程附加延迟:0,CL-2或CL-1时钟
, \" @( r1 ]' `·可编程CAS写延迟(CWL)= 5(DDR3-800),6
& t2 ~3 e/ u* c. l% k$ W' g(DDR3-1066),7(DDR3-1333),8(DDR3-1600)和9(DDR3-1866)5 K- D I. G# w# y+ W+ I$ r. l2 t
·8位预取7 ^2 c S9 S1 a0 T
·突发长度:8,4,tCCD = 4,不允许无缝读取或写入[使用A12或MRS即时进行]
) n) N, w6 G/ X; a& F3 p& l* {$ U·双向差分数据选通* ^2 g: `( n; ~) i. }6 U
·内部(自校准):通过ZQ引脚进行内部自校准(RZQ:240ohm±1%)
! y" `5 n6 d Y/ Y, x2 r" l( y·使用ODT引脚进行裸片端接
" T$ N+ C9 [7 Q' J·平均刷新周期7.8us低于TCASE 85 C,3.9us,85 C-EASE <95 C
5 H7 Z" i$ Q( s8 Z9 [: H·支持工业温度(-40.95 C)
5 }* d- s7 \: I6 Z% ?1 x3 O/ J-tREFI 7.8uS at-40 C S TCASEs85C, M; i+ v5 @# R# d
-tREFI 3.9uS,85OC <TCASE≤95C
% }( y# {/ m. D4 m7 E2 C% Y·异步复位
0 ]2 i9 ~2 `- }·包装:96球FBGA-x16. q) c& o% u8 h- R: k) }
·A1lof无铅产品符合RoHS标准
. A5 a$ ?, x0 ^·所有产品均不含卤素
; q" z2 R; W. F6 n$ T0 P/ f' ]' m( Z3 `* {3 Y$ M
|
|