FPGA实践（六）用AXI-Lite实现PS与PL通信（下）

thinkfunny

本篇只有目录的第三、四部分，其他部分请查看上、中篇
$ [" ~* Y2 {* j' O- m& X7 d
' F; Q* G$ d+ g! T8 p7 |5 N2 B

FPGA实践（六）用AXI-Lite实现PS与PL通信（下）

1 k+ f7 z' A" p8 Q; I背景：PS与PL的通信方式有AXI4，AXI-Lite，AXI-Stream。之前实现的为AXI-Stream s（side channel），并且编译环境为linux编译环境。现在改为基础的AXI-Lite的通信方式，编译环境变为SDK环境。

目的：实现AXI-Lite的通信。

( D* |3 z' o' B$ A6 IAXI-lite的实现过程中，设计流程中三点至关重要，一是编写什么样的c程序并如何用HLS综合，二是系统如何搭建，三是PS端的SDK的c程序如何编写。
& [* A( Q+ j* T
目录
0 l, Y0 R: Z: Z6 B4 O4 h1 Z
5 g$ D6 I3 t" }4 t0 x
+ q* O& E' y% F  q' A( c$ @一、C程序HLS为IPcore
8 x5 Z2 s* V/ K1 q- K

& o) F+ T+ n6 W1 `       1.1 接口
$ [- D' l  Z2 o2 f' X! j
' W7 k( o) \% R! B% S7 t
       1.2 HLS test Bench编写


. p$ p! k0 F4 J$ Q8 k  X  e- G: {二、系统搭建


8 S- f( t8 d* ]: }4 U/ n6 C       系统生成的驱动


7 z1 m3 x" D4 p1 k8 s三、SDK单片机程序


四、运行与测试

/ P2 l( T. _1 S
+ w" ]6 p5 |' I9 W2 j

8 O  G/ W( d/ V7 N! [
+ l, z  T/ V! H. V( P9 u5 n三、SDK单片机程序
9 l( y; M( ?. A9 C2 Q
! R. e; r7 k2 V# y9 X: R" K-------------------------------------------------

5 w$ w- O3 o/ l" S3 T//axi-lite SDK testBench

#include <stdio.h>
! Q5 ^$ c2 p4 l
5 f. @# }' Q: x- m( c* F$ G  l9 m#include <xaxilitetest.h>

#include <xparameters.h>
  n. x2 Y+ Q# ~8 Q$ [$ m- h
#include <xil_cache.h>


$ _: |; {) e2 H
) u- q6 _8 N9 G& lXAxilitetest XAxilitetestCore;



int main()
$ _6 |. s4 P& u: T. S% x
{
2 K( i( a7 ~7 k$ r) O

游客，如果您要查看本帖隐藏内容请回复

- J+ }- C$ W4 X7 R

（依然存在疑问：IPcore开始运算的标志是什么？是否为每次Get_outnum时就开始IPcore？然后用vld来标志其是否有效？）


! x: o& w3 x; B- \7 M) J

盧浩

看一下
# D% }0 d6 B% k' d% B% l