|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
FPGA时钟篇(3)_时钟操作法则-------xilinx 7系列 $ x; d9 L' C! \( q. a
上一篇咱们介绍了7系列FPGA的时钟区域内部结构，本篇咱们接着介绍如何实际操作时钟。不说其它的，直接先上两张图，大家如果能看懂这两张图，那么就不用浪费时间看我接下来的废话了。。。。。0 P+ z- R. p: V4 ]6 H6 ~; D, @6 j
M0 h* f) K: B' } c8 R9 `
$ { o/ c0 S$ t2 \$ _& Z+ D6 K
& Q9 [4 ?9 G7 p6 e3 y% v
; A1 [) D9 V: F9 l, B
- ]$ q, T+ e+ q% _
1, MRCC：被外部差分/单端时钟驱动；可以驱动本时钟区域的4个BUFIO、4个BUFR、2个BUFMR、本时钟区域的CMT以及上下相邻时钟区域的CMT、16个BUFG、本时钟区域以及水平相邻时钟区域的BUFH。; @& B5 Q c' C% V7 S, z$ i
$ L! S: Y0 x4 n2 P
b# x7 a4 u% C3 W
' _" ?# A2 s* h% e7 v: q* ~
咱们需要用的到时钟单元以及用法都在上面完整列出了（没有列出配置时钟，配置时钟不需要咱们操作），需要使用的时候就可以按照上述的方式来操作时钟。这样是不是使用起来很方便呢？
. R! e: v. I" Q1 b, ~3 Q6 x8 B2 Z
9 e) Z1 u- j- T8 q顺便提一下，CMT即MMCM和PLL很重要，基本上咱们在使用FPGA时，外部输入时钟都需要先用CMT进行校正、去抖、分频等，其输出时钟才能被咱们使用。所以下一篇咱们就单独说一下CMT这个时钟模块之中的重中之重！
4 P! g$ _+ W, e6 j. P2 }; B% s9 X/ Z) w: [- B. W
, c0 e) t5 O8 t9 g' ^ |
|
/1 
发表于 2019-5-20 13:31
收藏
淘帖
支持！
反对！