FPGA之SelectIO(3)_高级IO逻辑资源简介-------xilinx 7系列

pulbieup

FPGA之SelectIO(3)_高级IO逻辑资源简介-------xilinx 7系列

目录

1， 外部串行数据输入端
+ F) l$ A- a, ~! V$ Q( k, z) t/ t
" r3 F! F! q, E& X
. W% E2 B( ^: O! B) e" w% V2， 时钟接口
4 B  F, Y3 K: q9 Q+ |3 a! K+ [0 V
! A' b$ A( N6 ]5 u/ T8 Y
3， 并行数据输出端
- \0 D5 @# y5 a5 t$ j

4， 级联接口

2 B+ V# Z* L$ D# Y% Z% B- z& k
5， 数据对齐模块
% V; F0 a, O0 X% p

5 P- d- I% Z9 ], B4 O9 [
6 l6 A- _  |7 O9 o


" F: X! j8 K/ J  O, t" Z, `
, n0 u( h+ L( g! [0 `上一篇咱们介绍了IO逻辑资源，本篇咱们来聊一聊高级的IO逻辑资源，即ISERDESE2模块和OSERDESE2模块。

所谓ISERDESE2模块，即Input serial-to-parallel converters。该模块的作用就是实现高速源同步输入数据的串并转换。
; R, x6 E8 f4 o# h
5 X/ A: C3 N; A; z5 ]6 o& ?所谓OSERDESE2模块，即output parallel-to-serial converters。该模块的作用就是实现高速源同步输出数据的并串转换。
% N  u# C3 m) ]: u( D6 o
! d  u, |' S1 s) h) s先说ISERDESE2。该模块接收外部输入FPGA的高速源同步串行信号，在FPGA内部将其转换为用户需要的并行数据信号。如图1所示为ISERDESE2的功能框图，咱们可以将按照功能分成5个部分：
/ n; ?. ]/ z' f: Y* L' r4 W

图1：ISERDESE2的功能框图

# [+ J* @, C" [2 S
* m4 s# O5 j. l2 S8 @1 N4 ^1， 外部串行数据输入端

: q$ s% p: N; K3 l# F5 A该部分接收外部输入的高速源同步数据，数据可以为SDR或者DDR。在SDR模式时，数据转换的位宽可以为2、3、4、5、6、7、8bit。在DDR模式时，数据转换位宽为4、6、8bit，当然如果是2个ISERDESE2级联使用，DDR模式可以支持10、14bit。
; F( E& a; Y, O! P% I1 v
7 {; x/ f' ]9 m7 O0 A

游客，如果您要查看本帖隐藏内容请回复

! t% @! t  O% s  I0 d
本篇咱们很简要的介绍完了ISERDESE2和OSERDESE2,大家了解了吗？当然如果要实际使用的话，咱们还得看看具体数据手册啦！在上篇咱们就说过了，IO部分是FPGA内最复杂的部分，也是设计起来最难的部分，要熟悉使用它，咱们还得下功夫钻研！

! }: r9 z& f1 f! x! n

5 n1 R' d* l: Y* _" y

kinidrily

发帖是心得 回帖是美德